← 課程
Introduction to Semiconductor Manufacturing Technology ‧ 半導體製程技術導論
Ch 3 + 4  半導體基礎 ‧ 晶圓製造
© CW
教師模式
本頁導覽 ‧ OVERVIEW

MATERIAL ORIGIN · 從材料到元件

從一鍋 1420°C 的矽熔湯，到一顆會思考的開關

晶片不是從電路圖直接變出來的。先把高純矽拉成單晶、切成鏡面晶圓，再用摻雜與薄膜把導電性寫進材料裡，最後才得到 MOSFET。

SUMCO：CZ 拉晶與晶圓成形 Intel：晶片如何製造
手持完成圖形化的矽晶圓近照
真實晶圓近照。Credit: National Institute of Standards and Technology.
高純度是起點金屬雜質必須壓到 ppb 等級，否則微量污染就可能改變載子生命週期與元件電性。

兩章學習目標

預估 70–90 分鐘

Ch3 半導體基礎 — 你將能夠

  • 說明本質與摻雜半導體(n/p 型)、認識常見摻雜物
  • 描述二極體與 MOSFET 的運作
  • 說明 CMOS 為何省電
  • 認識晶片層次(FEOL/BEOL)與四大製程家族

Ch4 晶圓製造 — 你將能夠

  • 說明矽稱霸基板材料的原因
  • 描述晶向與常見缺陷
  • 概述 CZ 拉晶與晶棒到晶圓的流程
  • 說明磊晶的用途
中文重點
這兩章是「地基」：先懂元件怎麼運作、畫布(晶圓)怎麼來，之後每個製程步驟才有意義——而且你會發現，元件的特性其實是製程參數決定的。
Ch3 ‧ §3.1 ‧ ★主互動

Doping Playground

摻雜遊樂場

半導體的一切魔法＝用微量雜質精準控制導電性。選一種摻雜物，看晶格發生什麼事。

在矽晶格裡摻雜

選摻雜物、拖濃度滑桿，看載子種類、型別與電阻率的變化。
靜態版：摻磷/砷(V 族)→n 型(多數載子=電子)；摻硼(III 族)→p 型(電洞)。本質矽 Eg≈1.12 eV、載子極少導電性差；ppm 級摻雜即可讓導電性改變數個數量級。
型別
本質 intrinsic
多數載子
—
電阻率(濃度越高越低)
即時載子流本質矽：幾乎沒有自由載子
中文重點
口訣：5 價給電子(磷/砷 → n 型，多數載子＝電子)；3 價缺電子成洞(硼 → p 型，多數載子＝電洞)。
Ch3 ‧ §3.2

The pn Junction

pn 接面

p 與 n 相接 → 載子擴散 → 形成空乏區與內建電場。IC 裡到處都是 pn 接面——連「隔離」都靠逆偏接面不導通。

互動剖面：接面形成與偏壓

用「下一步」看接面形成；到偏壓步驟可切換順偏/逆偏，看空乏區與電流變化。

翻卡：四個關鍵詞

Ch3 ‧ §3.2 ‧ ★主互動

MOSFET Switch Simulator

MOSFET 開關模擬器

MOSFET 是整學期的主角：一顆電壓控制的開關。拖 Vg 看通道何時打開。

拖 Gate 電壓，看通道開關

拖 Vg 滑桿；切換 NMOS/PMOS；勾「gate oxide 變薄」看 Vt 如何被製程改變。
臨界電壓 Vt
1.0 V
通道
關
汲極電流 Id
中文重點
元件參數＝製程參數的函數：gate oxide 厚度決定 Vt、佈植劑量決定通道摻雜。把 oxide 變薄，Vt 就下降——這正是後面每一章要學的。
指著剖面把每個部位對應到製程：gate oxide(Ch5 氧化)、poly gate(Ch5/9)、S/D(Ch8 佈植)、隔離(Ch13 STI)。讓學生看見「元件＝製程的產物」。
Ch3 ‧ §3.5

CMOS Inverter

CMOS 反相器

CMOS ＝ PMOS 上拉 + NMOS 下拉。切換輸入，看誰導通、輸出如何反相。

切換輸入，觀察互補開關

點「輸入 0 / 1」，看導通的電晶體亮起、輸出反相。
輸出
1
靜態電流
≈ 0
只有在「切換的瞬間」才有短暫電流尖峰——這就是 CMOS 動態功耗的來源。
中文重點
考點：CMOS 省電＝互補開關、任何穩態下無導通電流路徑。代價是要做兩種電晶體＋井區(Ch13)。
Ch3 ‧ §3.3–3.4

Chip Layers & Four Process Families

晶片分層與四大製程家族

晶片＝FEOL(電晶體)＋BEOL(連線)；所有製程可歸為四大家族。

晶片分層探索

點各層看說明。
點左圖任一層
下層細密(local)、上層粗寬(global)——像城市道路分級。

四大家族分類遊戲：加・減・印・改

把每張製程卡拖進正確的桶(加法/減法/圖形化/改質)，按「檢查」。
中文重點
把數百道步驟收斂成四個動詞：加(沉積/氧化)、減(蝕刻/CMP)、印(微影)、改(佈植/退火)。這是理解任何製程流程的萬用分類法。
Ch4 ‧ §4.2

Why Silicon?

為什麼是矽

矽不是每項都最好，但「便宜＋大單晶＋完美氧化物」的組合無可取代——工程是取捨的藝術。翻卡比較三種材料。

材料對照(點卡片翻面)

中文重點
關鍵：矽有穩定優質的氧化物 SiO₂(天然絕緣體與遮罩)、可長 300mm 無差排大單晶、又便宜。電子移動率不是最高(GaAs 更快)，卻靠生態系與成本勝出。
Ch4 ‧ §4.3

Orientation & Defects

晶向與缺陷

元件要做在單晶上。晶圓的 notch 就是晶向記號。切換晶面看用途。

晶面視覺化

切換 (100)/(110)/(111)，看該晶面著色與用途。
六吋晶圓的 flat 與 200 mm 晶圓的 notch 實拍比較
REAL OBJECT · 尺寸不是抽象數字

Flat 與 notch：讓機台知道晶圓朝哪裡

較早期的小晶圓常用切平的 flat 作為方向標記；較大的晶圓改用較省面積的 notch。自動搬運、對準與量測都需要一致的機械基準。

照片把 6 吋晶圓的 flat 與 200 mm 晶圓的 notch 放在同一畫面，火柴頭提供直觀比例。

Photo: Armin Kübelbeck, Wikimedia Commons, CC BY-SA 3.0。查看原始檔與授權

翻卡：常見缺陷

中文重點
MOS 主流用 (100) 面——Si/SiO₂ 介面態密度最低、gate oxide 品質最好。缺陷不全是壞事：gettering(去疵)就是用可控缺陷吸走有害金屬雜質。
Ch4 ‧ §4.4 ‧ ★主互動

Czochralski Puller

CZ 拉晶模擬器

CZ 法的靈魂：晶種下探熔湯 → 緩拉＋旋轉 → 整根 300mm 晶棒複製晶種的晶向。

調拉速，長一根晶棒

選拉速，按「開始生長」看結果——太快會出差排、太慢會失控變粗。
生長階段等待開始
晶棒直徑趨勢目標 300 mm
品質預測拉速適中
照片：Warut Roonguthai（晶種原圖）、Massimiliano Lincetto（晶棒原圖），CC BY-SA 4.0。教學示意尺寸不代表實際設備比例。
中文重點
縮頸(necking)是巧妙的一步：先把晶體拉細甩掉差排，確保後面長出的是無差排單晶。摻雜物直接加在熔湯裡，晶棒就是 n/p 型基板。
Ch4 ‧ §4.4

From Ingot to Wafer

晶棒到晶圓

每一步都在「去除上一步的損傷」——最後得到原子級平坦的鏡面，才能承受奈米製程。

六步流程

用「下一步」逐步看；或切到排序模式打亂後拖回正確順序。
Ch4 ‧ §4.5–4.6

Epitaxy & Special Substrates

磊晶與特殊基板

磊晶＝訂做的表層：元件住在完美訂製的頂樓，基板只是地基。

翻卡：三種基板技術

兩章串聯

Canvas & Painting

畫布與畫

完美的 (100) 晶圓(Ch4)之上，蓋出一顆顆 MOSFET(Ch3)。晶圓＝畫布、元件＝畫——而 gate oxide 的品質，正來自晶面選擇與後面的氧化製程(Ch5)。

隨堂測驗 ‧ QUIZ

Quiz — Ch3 + Ch4

兩章合併測驗(18 題)

逐題作答即時看回饋與解說。(教師模式：已直接標出答案)